

Predicción de Trazas de Potencia para Análisis de Consumo de Potencia en Circuitos

José Alejandro Moreno Mesa (jose.morenom@udea.edu.co)

Valentina Restrepo Jaramillo (valentina.restrepoj@udea.edu.co)

2. Introducción

El diseño de circuitos integrados modernos enfrenta un cuello de botella crítico: la estimación del consumo de potencia (*Power Analysis*). Las herramientas estándar de la industria (EDA) basadas en simulaciones físicas son extremadamente precisas pero prohibitivamente costosas y lentas, tardando horas o días en validar un diseño. Este proyecto aborda este problema mediante un enfoque de **Deep Learning Híbrido**, sacando provecho a diversos tipos de datos relacionados con la simulación en la etapa previa a la disposición de los componentes en una placa.

El problema se enmarca como una tarea de Regresión de Series Temporales Multivariada bajo aprendizaje supervisado. El objetivo es predecir la curva de consumo de potencia (una serie temporal continua) a partir de dos fuentes de datos heterogéneas: la estructura topológica del circuito (Grafo estático) y los registros de actividad de conmutación (Serie temporal dinámica).

3. Trabajo Relacionado

- **GRANNITE: Graph neural network inference for transferable power estimation. (Zhang et al., 2020):** Este trabajo fue pionero en abandonar las representaciones vectoriales simples para utilizar Graph Neural Networks (GNN). Demostraron que representar las compuertas lógicas como nodos y los cables como aristas mejora la capacidad del modelo para generalizar entre diferentes diseños, superando a las CNNs tradicionales en tareas de estimación de potencia promedio.
- **Physical Design-Aware Power Side-Channel Leakage Assessment Framework using Deep Learning. (Saha et al., 2024):** Introdujeron el concepto de *Physics-Informed Deep Learning* en EDA. Su investigación sugiere que integrar conocimientos del dominio (como las tablas de consumo de las librerías .lib y restricciones físicas) directamente en la arquitectura o función de pérdida produce resultados más consistentes y físicamente viables que los enfoques puramente basados en datos ("Caja Negra").

4. Datos

- **Origen:** Los datos provienen de simulaciones de circuitos digitales (principalmente núcleos criptográficos AES) generadas con herramientas comerciales de Cadence. El dataset se generó dentro del Trustworthy Hardware Lab de la Universidad de Delaware y no son de acceso público.

- **Composición:** Cada muestra consta de:
 - **Estructural:** Netlist en Verilog (.v) y JSON, que describe la conectividad.
 - **Dinámico:** Archivo VCD (.vcd) que registra los cambios de estado (0/1) de cada señal en el tiempo.
 - **Físico:** Librerías .lib que aportan datos de área y fugas (*leakage*).
 - **Target:** Traza de potencia real (.data) con 400 pasos de tiempo.
- **Tamaño y Partición:** Se procesaron 800 muestras base más un lote adicional de 10 muestras para pruebas de generalización. Se utilizó una partición aleatoria de 70% Entrenamiento, 15% Validación y 15% Test.
- **Preprocesamiento (Ingeniería de Características):**
 - **Grafo:** Se utilizó Yosys para parsear el Verilog a JSON y construir grafos bipartitos (Celdas y Nets interconectados) compatibles con PyTorch Geometric.
 - **Actividad:** Se discretizaron los eventos del VCD en una matriz densa [Tiempo, Nodos] alineada temporalmente con la traza de potencia.
 - **Normalización:** Las trazas de potencia se escalaron al rango $[-1, 1]$ utilizando estadísticas calculadas estrictamente sobre el conjunto de entrenamiento para evitar *Data Leakage*.

5. Metodología

Diseñamos una arquitectura neuronal híbrida (PowerPredictor) que procesa las dos modalidades de datos por separado antes de fusionarlas:

1. **Codificador Estático (GNN):** Utilizamos capas GATConv (*Graph Attention Networks*). Elegimos GAT sobre GCN porque el mecanismo de atención permite al modelo ponderar qué conexiones vecinas son más críticas para el consumo de energía (ej. nodos con alto *fan-out*).
2. **Codificador Dinámico (CNN + LSTM):**
 - **CNN-1D:** Extrae características locales de conmutación instantánea, reduciendo la dimensionalidad espacial.
 - **LSTM Bidireccional:** Procesa la secuencia de características para capturar dependencias temporales a largo plazo.
3. **Fusión:** Los vectores latentes de ambas ramas se concatenan y pasan por un MLP (*Multilayer Perceptron*) para la regresión final.
4. **Entrenamiento:** Se utilizó el optimizador Adam con una tasa de aprendizaje de 0.001 y la función de pérdida MSE (*Mean Squared Error*). Implementamos Lazy Loading en el Dataset y una función `collate_fn` personalizada para manejar grafos de tamaños variables sin saturar la memoria VRAM.

6. Resultados

Evaluamos el modelo no solo con precisión puntual, sino con similitud de forma, dado que en análisis de potencia los picos y la tendencia son críticos.


- **Métricas:**

- **MSE (Mean Squared Error):** Mide el error promedio punto a punto. Nuestro modelo alcanzó un MSE en test competitivo de aproximadamente 0,0000014.
- **DTW (Dynamic Time Warping):** Mide la similitud entre las curvas permitiendo pequeños desfases temporales. Esta métrica validó que el modelo replica correctamente la "firma" de consumo del circuito, no solo el promedio. Se alcanzó un valor de aproximadamente 0,0078.


- **Análisis Crítico:** Las visualizaciones "Predicción vs. Realidad" muestran que el modelo captura exitosamente las transiciones lógicas (subidas y bajadas de potencia). Sin embargo, se observa un efecto de "suavizado" en los picos más extremos de consumo. Esto es un comportamiento esperado al optimizar con MSE, que tiende a converger hacia la media en zonas de alta incertidumbre.

En las siguientes gráficas se evidencia una comparación gráfica de algunos de los items analizados durante la inferencia que se corrió con el modelo entrenado.


- Sample 11



- Sample 24



- Sample 77



7. Ética

1. **Stakeholders e Impacto de Errores:** Los principales interesados son los ingenieros de diseño de chips. Un error en la predicción del modelo tiene implicaciones asimétricas: si el modelo *subestima* el consumo de potencia en un circuito crítico (ej. marcapasos o sistemas aeroespaciales), podría llevar a fallos de hardware por sobrecalentamiento o agotamiento de batería en el mundo real. Por ello, este modelo debe usarse como herramienta de exploración rápida y no como validación final de seguridad.
2. **Justificación del uso de DL:** El consumo de potencia dinámica en nanómetros es un fenómeno altamente no lineal, influenciado por capacidades parásitas, fugas y

temperaturas que interactúan de forma compleja. Los métodos estadísticos simples (Regresión Lineal) fallan al capturar estas interacciones. El Deep Learning es la herramienta ética y técnicamente adecuada porque permite aproximar estas funciones complejas sin el costo computacional de resolver las ecuaciones diferenciales de Maxwell en cada transistor.

8. División de trabajo en el equipo

- **José Alejandro Moreno:** Ingeniería de datos y Preprocesamiento. Implementación del pipeline de Yosys para conversión de Netlists y construcción de la arquitectura GNN (GNNEncoder) y manejo de grafos en PyTorch Geometric.
- **Valentina Restrepo:** Desarrollo del módulo dinámico (ActivityEncoder) implementando la lógica CNN-LSTM. Diseño del bucle de entrenamiento (train.py), implementación de métricas de evaluación (DTW) y visualización de resultados.
- **Conjunto:** Integración de los módulos en utils.py, depuración de errores de dimensiones (padding/batching) y redacción del informe.

9. Reflexión

- **Logros:** Logramos construir un pipeline *end-to-end* funcional que conecta archivos de ingeniería crudos con tensores de PyTorch, resolviendo el desafío de la heterogeneidad de los datos. Además, logramos emplear diversas herramientas aprendidas durante el curso de Deep Learning como por ejemplo las arquitecturas de LSTM y GNN.
- **Desafíos y Pivotes:** Inicialmente intentamos cargar todos los datos en memoria, lo que colapsó el sistema. Migramos entonces hacia una estrategia de Lazy Loading y procesamiento por lotes que permitió escalar el entrenamiento. También descubrimos que la red era muy sensible a la alineación temporal entre el VCD y la traza de potencia, requiriendo un ajuste fino en la función crear_matriz_actividad.
- **Aprendizajes:** La lección más valiosa fue entender que en problemas de ingeniería, la arquitectura del modelo es secundaria a la calidad de la representación de los datos. El éxito del modelo dependió más de cómo representamos el circuito como grafo que de la profundidad de la red neuronal.